首先就是借鉴.鲁迅先生曾说过要"拿来"，对，在这次课程设计中，就要"拿来"不少子程序，比如将ascii码转换成bcd码，将bcd码转换成压缩bcd码，将压缩bcd码转换成ascii码等，这些子程序的设计是固定的，因此可以直接从指导资料中调用，至于设置光标的子程序，只需要修改几个参数就可以，这大大方便了我的设计，为我节省了很多的时间。还有就是指导老师提供的资料很重要.这次课程设计的大部分程序，都可以在李老师提供的资料中找到，这对我的程序设计很有帮助，从这些资料中，我可以看出这个时钟程序的基本流程，修改一些程序就可以实现这个时钟的基本功能，添加一些程序就可以实现这个时钟的附加功能，可以说，如果没有李老师提供的源程序，我将面临很大的困难。
一、设计的目的和意义
ⅱ设计的目的：
1、熟悉巩固所学的理论知识与实践技能。
2、学习掌握工程初步设计的基本技能。
3、培养学生查阅技术资料的能力，培养学生综合运用所学理论知识和实践知识独立完成课题的工作能力。
ⅱ、设计的'意义：
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计数字钟就是为了了解数字中的原理，从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及使用方法。且由于数字钟包括组合逻辑电路和时序电路。通过它可以进一步学习和掌握各种组合逻辑电路和时序电路的原理与
二、设计原理
数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位led显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对调整。